| |
| |
Tipo de Mídia:
Texto
|
|
Formato:
.pdf
|
Tamanho:
943.72
KB
|
|
|
| |
|
|
| |
|
|
| |
|
|
| |
Título: |
|
Redução do consumo de potência de circuitos integrados utilizando esquemas de codificação em conjunto com a ferramenta orion |
Autor: |
|
Cristiano Rosa dos Santos
 |
Categoria: |
|
Teses e Dissertações |
Idioma: |
|
Português |
Instituição:/Parceiro |
|
[cp] Programas de Pós-graduação da CAPES
|
Instituição:/Programa |
|
UNISC/SISTEMAS E PROCESSOS INDUSTRIAIS |
Área Conhecimento |
|
CIÊNCIA DA COMPUTAÇÃO |
Nível |
|
Mestrado
|
Ano da Tese |
|
2010 |
Acessos: |
|
488 |
Resumo |
|
O aumento constante da densidade de integração e do desempenho dos circuitos integrados
permitem sistemas cada vez mais complexos em um único chip, o que aumenta
conseqüentemente o consumo de potência, mesmo utilizando redes em chip (NoC) nas
arquiteturas de barramento. Existem diversas formas para reduzir o consumo de potência de
uma NoC. Como exemplo, uma possibilidade é reduzir o número de chaveamentos dos
roteadores durante uma comunicação - técnicas de codificações de operandos - durante as
comunicações. Este trabalho tem como propósito estudar técnicas que visam a redução do
consumo de potência de redes em chip. Para tanto, diferentes técnicas de codificação de
operandos serão comparadas. |
| |
|
|
| |
|
 |
|
|
|