| |
| |
Tipo de Mídia:
Texto
|
|
Formato:
.pdf
|
Tamanho:
1,44
MB
|
|
|
| |
|
|
| |
|
|
| |
|
|
| |
Título: |
|
Teste de SRAMs baseado na integração de March Teste e sensores de corrente on-chip |
Autor: |
|
Raúl Darío Chipana Quispe
 |
Categoria: |
|
Teses e Dissertações |
Idioma: |
|
Português |
Instituição:/Parceiro |
|
[cp] Programas de Pós-graduação da CAPES
|
Instituição:/Programa |
|
PUC/RS/ENGENHARIA ELÉTRICA |
Área Conhecimento |
|
ENGENHARIA ELÉTRICA |
Nível |
|
Mestrado
|
Ano da Tese |
|
2010 |
Acessos: |
|
143 |
Resumo |
|
Atualmente é possível observar que a área dedicada a elementos de memória em
sistemas embarcados (Systems-on-Chip, SoC) ocupa a maior porção dos circuitos
integrados e com o avanço da tecnologia Very Deep Sub-Micron (VDSM), é possível
integrar milhões de transistores em uma única área de silício. O fato desta elevada
integração faz com que surjam novos tipos de defeitos durante a fabricação das
memórias. Assim estes novos desafios exigem o desenvolvimento de novas
metodologias de teste de SRAMs capazes não só de detectarem defeitos associados a
modelos funcionais, e também associados a resistive-open defects.
Neste contexto, o desenvolvimento de novos e mais eficientes metodologias de
teste de memória é extremamente importante para garantir tanto a qualidade do processo
de fabricação como o seu correto funcionamento em campo. Assim, o objetivo deste
trabalho é desenvolver uma metodologia de teste que combina um algoritmo
simplificado de March com sensores on-chip que monitoram o consumo de corrente
estática da memória.
A avaliação da viabilidade e eficiência da metodologia de teste proposta neste
trabalho foi feita baseada em simulações elétricas de modelos de falhas aplicadas a um
bloco de SRAM. Estas simulações foram desenvolvidas com HSPICE e CosmosScope
em ambiente Synopsys.
A partir dos resultados obtidos, foi possível verificar a capacidade de detecção
das falhas permanentes modeladas. A vantagem desta metodologia reside no
desenvolvimento de um algoritmo híbrido de teste de memórias baseado
fundamentalmente nos monitoramentos da tensão (através de elementos March) e da
corrente estática (através de sensores de corrente on-chip). O resultado desta
combinação é um novo algoritmo de teste de SRAMs menos complexo, isto é, capaz de
detectar falhas em menor tempo de teste quando comparado com algoritmos existentes,
ao passo que garante a mesma cobertura de falhas. |
| |
|
|
| |
|
 |
|
|
|